- 您現在的位置：買賣IC網 > PDF目錄363883 > W39V080FATZ (WINBOND ELECTRONICS CORP) 1M 】 8 CMOS FLASH MEMORY WITH FWH INTERFACE PDF資料下載
參數資料
| 型號： | W39V080FATZ |
| 廠商： | WINBOND ELECTRONICS CORP |
| 元件分類： | PROM |
| 英文描述： | 1M 】 8 CMOS FLASH MEMORY WITH FWH INTERFACE |
| 中文描述： | 1M X 8 FLASH 3.3V PROM, 11 ns, PDSO40 |
| 封裝： | 10 X 20 MM, LEAD FREE, TSOP-40 |
| 文件頁數： | 25/35頁 |
| 文件大小： | 301K |
| 代理商： | W39V080FATZ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁
W39V080FA
Publication Release Date: Dec. 13, 2005
- 25 -
Revision A5
10. FWH INTERFACE MODE AC CHARACTERISTICS
10.1 AC Test Conditions
PARAMETER
CONDITIONS
Input Pulse Levels
0.6 V
DD
to 0.2 V
DD
Input Rise/Fall Slew Rate
1 V/nS
Input/Output Timing Level
0.4V
DD
/ 0.4V
DD
Output Load
1 TTL Gate and C
L
= 10 pF
10.2 Read/Write Cycle Timing Parameters
(V
DD
= 3.3V
±
0.3V, V
SS
= 0V, T
A
= 0 to 70
°
C)
W39V080FA
PARAMETER
SYMBOL
MIN.
30
MAX.
-
UNIT
Clock Cycle Time
T
CYC
nS
Input Set Up Time
T
SU
7
-
nS
Input Hold Time
T
HD
0
-
nS
Clock to Data Valid
T
KQ
2
11
nS
Note:
Minimum and Maximum time have different load. Please refer to PCI specification.
10.3 Reset Timing Parameters
PARAMETER
SYMBOL
MIN.
TYP.
MAX.
UNIT
VDD stable to Reset Active
T
PRST
1
-
-
mS
Clock Stable to Reset Active
T
KRST
100
-
-
μ
S
Reset Pulse Width
T
RSTP
100
-
-
nS
Reset Active to Output Float
T
RSTF
-
-
50
nS
Reset Inactive to Input Active
T
RST
10
-
-
μ
S
Note:
All AC timing signals observe the following guidelines for determining setup and hold times:
(a) High level signal's reference level is input high and
(b) low level signal's reference level is input low.
Please refer to the AC testing condition.
相關PDF資料 |
PDF描述 |
|---|---|
| W3EG128M72ETSU202AJD3 | 1GB - 128Mx72 DDR SDRAM UNBUFFERED ECC w/PLL |
| W3EG128M72ETSU202D3 | 1GB - 128Mx72 DDR SDRAM UNBUFFERED ECC w/PLL |
| W3EG128M72ETSU202JD3 | 1GB - 128Mx72 DDR SDRAM UNBUFFERED ECC w/PLL |
| W3EG128M72ETSU262AJD3 | 1GB - 128Mx72 DDR SDRAM UNBUFFERED ECC w/PLL |
| W3EG128M72ETSU262D3 | 1GB - 128Mx72 DDR SDRAM UNBUFFERED ECC w/PLL |
相關代理商/技術參數 |
參數描述 |
|---|---|
| W3A41A100K4T2A | 功能描述:電容器陣列與網絡 100v 10pF 10% Tol. RoHS:否 制造商:AVX 電容:0.1 uF 容差:20 % 電壓額定值:6.3 V 元件數量:2 工作溫度范圍: 外殼長度:0.8 mm 外殼寬度:1.6 mm 外殼高度:0.5 mm 端接類型:SMD/SMT 系列:PG |
| W3A41A100KAT1A | 功能描述:電容器陣列與網絡 100volts 10pF 10% 0612 C0G 4CAPS RoHS:否 制造商:AVX 電容:0.1 uF 容差:20 % 電壓額定值:6.3 V 元件數量:2 工作溫度范圍: 外殼長度:0.8 mm 外殼寬度:1.6 mm 外殼高度:0.5 mm 端接類型:SMD/SMT 系列:PG |
| W3A41A100KAT2A | 功能描述:電容器陣列與網絡 100volts 10pF 10% 4cap NPO RoHS:否 制造商:AVX 電容:0.1 uF 容差:20 % 電壓額定值:6.3 V 元件數量:2 工作溫度范圍: 外殼長度:0.8 mm 外殼寬度:1.6 mm 外殼高度:0.5 mm 端接類型:SMD/SMT 系列:PG |
| W3A41A101JAT2F | 功能描述:電容器陣列與網絡 100v 100pF 5% Tol. RoHS:否 制造商:AVX 電容:0.1 uF 容差:20 % 電壓額定值:6.3 V 元件數量:2 工作溫度范圍: 外殼長度:0.8 mm 外殼寬度:1.6 mm 外殼高度:0.5 mm 端接類型:SMD/SMT 系列:PG |
| W3A41A101K4T2A | 功能描述:電容器陣列與網絡 100v 100pF 10% Tol. RoHS:否 制造商:AVX 電容:0.1 uF 容差:20 % 電壓額定值:6.3 V 元件數量:2 工作溫度范圍: 外殼長度:0.8 mm 外殼寬度:1.6 mm 外殼高度:0.5 mm 端接類型:SMD/SMT 系列:PG |
發布緊急采購，3分鐘左右您將得到回復。